Due to the atomicity property, all

Due to the atomicity property, all TS operations are serialized, the first process that exe- cutes the TS instruction enters its CS. Note that the solution is deadlock-free and safe, but does not guarantee fairness since a process may be prevented from entering its CS for an indefinitely long period by other processes.

7.5.1. solution using load-linked and store-Conditional
In many multiprocessors, atomic RMW instructions are difficult to implement. An alternative is to use load-linked (LL) and store-conditional (SC)—these are a pair of special instructions that achieve process synchronization by using some built-in features of the cache controllers for bus-based multiprocessors. LL and SC were first used by in the alpha processor, and similar instructions have since been used in MIPS, PowerPC, and ARM processors. Unlike TS, LL, and SC are not atomic RMW operations, but they simplify the implementation of atomic RMW operations and thus can be used to solve the mutual exclusion problem. If x is a shared integer variable in the memory and r is a private integer local to a process, then the semantics of LL and SC are as follows:

Результаты (русский) 2:

Благодаря свойству атомарности, все операции TS упорядочиваются, первый процесс , который совершаю- щая команда TS вступает в CS. Отметим , что решение является тупиковой и безопасная, но не гарантирует справедливость , так как процесс может быть предотвращено попадание его в CS на неопределенно долгий период другими процессами.

7.5.1. решение с использованием нагрузки связаны между собой и магазин-Условный
Во многих мультипроцессоров, атомные инструкции RMW трудно осуществить. Альтернативой является использование нагрузки связаны (LL) и хранить условный (SC) -Это являются парой специальных инструкций , которые достигают синхронизации процессов с использованием некоторых встроенных функций контроллеров кэша для шинными мультипроцессоров. LL и SC были впервые использованы в альфа - процессором, и подобные инструкции были впоследствии использованы в MIPS, PowerPC, ARM и процессоры. В отличие от TS, LL, и SC не атомарные операции RMW, но они упрощают реализацию атомарных операций RMW и , таким образом , может быть использован для решения проблемы взаимной исключения. Если X является общей целой переменной в памяти , и R представляет собой частное целое локальными по отношению к процессу, то семантика LL и SC являются следующие:

Результаты (русский) 3:

в результате атомарность собственности все TS операций серийные номера, первый процесс, что exe - cutes ts инструкция вступает в свой CS.следует отметить, что решение тупика свободные и безопасные, но не гарантирует справедливость, поскольку процесс может быть отказано во въезде на свою CS бесконечно долго периода на другие процессы.7.5.1.решения с использованием нагрузки и магазин с условнымво многих поддержка многопроцессорности, атомной rmw инструкции трудно реализовать.альтернативой является использование нагрузки (мр) и магазин с условно (SC) - это пара специальные инструкции, что достижения процесс синхронизации с помощью некоторые встроенные элементы кэш контроллеры для автобусов на основе поддержка многопроцессорности.- и ск были впервые использован в альфа - процессор, и аналогичные инструкции с тех пор используются в MIPS, PowerPC и процессоров ARM.в отличие от тс, мр, и ск не атомной rmw операций, но они упрощения применения атомной rmw операций и, таким образом, могут быть использованы для решения проблемы взаимного отчуждения.если х - это общее целое переменной в памяти и R - частный целое местных на процесс, а затем семантика мр и ск, являются следующими: