In microelectronics, the steady red

In microelectronics, the steady reduction of IС feature sizes , accompanied bу high cuпent densities and increasing demands of electrical performance, has focused the attention oftechnologists on newer materials which exhibit characteristics such as low contact resistance, reduced vulnerdbility to electromigration, and processibility at low temperatures. Over the years, the device size has been reduced tremendously. Improvements available in materials technology have allowed integration of more and more devices on the same chip resulting in increased area. According to the theory of scaling, the smaller dimensions of а MOS transistor should enhance its speed. This should proportionally increase the circuit speed. lndeed, for smaller circuits it does happen. However, for large circuits, the time delays associated with the interconnections can play а significant role in determining the performance of the circuit. As the minimum feature size is made smaller, the area of cross section ofthe interconnection also reduces. At the same time а higher integration level allows the chip area to increase, causing the lengths ofthe interconnections to increase. The net effect of this "scaling of interconnections" is reflected into an appreciable RC time delay. For а very large chip with extremely small geometries, the time delay associated with interconnections could become an appreciable portion of the total time delay, and hence the circuit performance could no longer bе decided bу device performance. Thus, as the chip area is increased and other device-related dimensions are decreased the interconnection time delay becomes significant compared to the device time delay and dominates the chip Performance. These are dominant factors limiting device performance.

Результаты (русский) 1:

В микроэлектронике, неуклонное сокращение IС функция размеров, сопровождаемого Александра высокой cuпent плотности и растущие требования электрических характеристик, уделялось внимание oftechnologists новые материалы, которые exhibit такие характеристики, как низкое контактное сопротивление, снижение vulnerdbility Электромиграция и технологичность при низких температурах. С годами значительно уменьшен размер устройства. Улучшения в технологии материалов позволили интеграции все больше и больше устройств на одном чипе, что приводит к увеличению площади. Согласно теории масштабирования меньшие размеры, а МОП транзистора должно повысить его скорость. Это следует пропорционально увеличить скорость цепи. lndeed, для небольших цепей, что это произойдет. Однако для больших цепей, время задержки, связанные с взаимосвязи могут играть а важную роль в определении производительности цепи. Как минимальным размером меньше, также уменьшает площадь поперечного сечения взаимосвязи. Же время а выше интеграции уровень позволяет области чип для увеличения, вызывая длины взаимосвязей для увеличения. Чистый эффект этого «масштабирования взаимосвязей» отражается в заметных RC задержки. Для а очень большой чип с чрезвычайно малых геометрии, время задержки, связанные с взаимосвязи может стать заметно часть общего времени задержки, и поэтому цепь производительности больше не может быть решение Александра производительность устройства. Таким образом как увеличена площадь чипа и другие связанные с устройством измерения уменьшаются взаимосвязи время задержки становится значительным по сравнению с устройства время задержки и доминирует чип производительности. Они являются доминирующим факторам, ограничивающим производительность устройства.

Результаты (русский) 2:

В микроэлектронике, устойчивый снижение ИМС размеров художественных, сопровождается web-сайта высоких плотностях cuпent и повышение требований электрических характеристик, была сосредоточена внимание oftechnologists на новые материалы, которые демонстрируют такие характеристики, как низкое контактное сопротивление, снижение vulnerdbility к электромиграции и технологичности при низких температурах , На протяжении многих лет, размер устройства был уменьшен чрезвычайно. Усовершенствования, доступные в технологии материалов позволили интеграции больше и больше устройств на одном чипе, в результате увеличенной площадью. Согласно теории масштабирования, меньшие размеры А МОП-транзистора должно повысить его скорость. Это должно пропорционально увеличивать скорость цепи. lndeed, для небольших схем это произойдет. Тем не менее, для больших схем, временные задержки, связанные с межсоединений может играть а значительную роль в определении производительности схемы. В минимальный размер функция становится меньше, площадь поперечного сечения OFTHE соединения также уменьшает. В то же время А высокий уровень интеграции позволяет площадь кристалла, чтобы увеличить, в результате чего длины OFTHE соединений для увеличения. Чистый эффект этого "масштабирования" взаимосвязей отражается в заметном RC задержки. Для а очень большой чип с очень малых геометрий, время задержки, связанные с межсоединений может стать существенная часть общего времени задержки, и, следовательно, производительность цепи больше не могла Бе решил производительность web-сайта устройством. Таким образом, как площадь кристалла повышается и другие габариты устройства, связанные с уменьшены время межсоединений задержки становится значительным по сравнению с временной задержкой устройства и доминирует чип Производительность. Они являются доминирующими факторами, ограничивающими производительность устройства.

Результаты (русский) 3:

в микроэлектронике, последовательное снижение я с особенностью размеров, сопровождал B в высокой плотности и т.п лор - Cu растущие требования электрических характеристик, сосредоточил внимание на новые материалы, которые oftechnologists выставку характеристик, таких, как с низким контактом сопротивления, сокращение vulnerdbility для электромиграция, и processibility при низких температурах.на протяжении многих летустройство размером был сокращен огромный.улучшения в материалы, технологии позволили интеграции все больше и больше устройств на же чип, что привело к увеличению площади.согласно теории расширения, небольшие размеры а Mos транзистор следует укрепить свою скорость.это должно пропорционально увеличению округа скорости.конечно, для небольших сетей, это случится.однако для крупных сетей, время задержки, связанные с объединения могут играть, а важную роль в определении характеристик цепи.в качестве минимальной чертой стало меньше по размеру, площадь поперечного сечения из объединения также снижает.в то же время, а выше интеграции позволяет чип области увеличить,в результате увеличения длины самого объединения.эффект от этой "расширение взаимосвязи" отражено в значительных RC срок.за одну очень большой чип с крайне малым геометрии, задержки, связанные с объединения может стать существенной доли от общего времени задержки,и, следовательно, трасса в исполнении можно не б е решил B в устройство.таким образом, как чип области увеличивается и другие устройства аспектам снижается взаимосвязь задержка становится значительным по сравнению с устройством, время задержки и доминирует в чип производительности.они являются доминирующими факторами ограничения скорости работы.