SUMMARYOne aspect of the invention

SUMMARY
One aspect of the invention is a method and system for rapidly simulating on a
host computer system an electronic system that includes both digital circuitry and one
or more target processors each executing a user program, with the target processor
including a cache or an MMU or both. One feature of the invention is providing a
processor model for each target processor that operates fast--potentially even faster
than the target processor speed--and yet takes into account instruction timing and cache
effects when a cache is included and MMU effects when an MMU is included. As an
additional feature, the processor model also takes into account pipeline effects such
as pipeline hazards for target processors that have a pipeline. Another feature of the
invention is providing such a processor model that is modifiable by a user to include
more or less detail. Another feature of the invention is providing such a processor
model that can be incorporated into a design system that simulates an electronic circuit
that includes the target processor and digital circuitry.
Described herein is a co-simulation design system to simulate on a host processor
an electronic system that includes target digital circuitry and a target processor with an
accompanying user program. The system includes a processor simulator to simulate
execution of the user program by executing host software that includes an analyzed
version of the user program. The system includes a hardware simulator to simulate
the target digital circuitry and an interface mechanism that couples the hardware
simulator with the processor simulator including controlling communication between
the processor simulator and the hardware simulator.
The user program is provided in binary form. Determining the analyzed version of
the user program includes decomposing the user program into linear blocks, translating
each linear block of the user program into host code that simulates the operations of
the linear block, storing the host code of each linear block in a host code buffer for the
linear block, and adding timing information into the code in the host code buffer on
the time it would take for the target processor to execute the user program. The timing
information incorporates target processor instruction timing. The adding of timing
information includes inserting dynamic hooks into the corresponding host code that
during execution invoke dynamic mechanisms that may effect timing and that cannot
be determined ahead of execution such that while the processor simulator executes the
analyzed version of the user program, the processor simulator accumulates simulation
time according to a simulation time frame, the accumulated simulation time accounting
for the target processor instruction timing as if the user program was executing on the
target processor.

Результаты (русский) 1:

РЕЗЮМЕОдним из аспектов изобретения является метод и система для быстрого моделирования нахост компьютерной системы Электронная система, которая включает как цифровые схемы иили более целевых процессоров пользователя программы, с целевой процессорвключая кэш и/или MMU. Одной из особенностей изобретения является предоставлениемодель процессора для каждого целевого процессора, который работает быстро, потенциально еще быстреечем скорость целевого процессора и все же принимает во внимание инструкции времени и кэшэффекты, когда кэш включен и MMU эффекты при MMU. КакДополнительная функция, модель процессора также принимает во внимание конвейер эффектов такихкак опасности для трубопроводов для целевых процессоров, которые имеют конвейер. Еще одна особенностьизобретение предоставляет такой процессор модель, которая является изменяемой пользователем для включенияболее или менее подробно. Еще одной особенностью изобретения является предоставление такой процессормодель, которая может быть включена в систему проектирования, которая имитирует электронные схемыЭто включает целевой процессор и цифровых схем.Описанные здесь является совместное моделирование дизайн системы для имитации на процессоре хостЭлектронная система, которая включает целевые цифровые схемы и целевой процессор ссопровождение пользователей программы. Система включает в себя процессор симулятор для имитацииВыполнение пользовательской программы путем выполнения хоста программное обеспечение, которое включает исследуемыйверсия пользовательской программы. Система включает в себя аппаратное обеспечение симулятор для имитацииЦифровые схемы целевой и интерфейса механизм, который пары оборудованиясимулятор с имитатором процессора, включая Управление связи междусимулятор процессора и аппаратного симулятор.Пользовательская программа предоставляется в двоичной форме. Определение анализируемого версииПользовательская программа включает в себя разлагать пользовательской программы в линейные блоки, переводКаждый линейный блок пользовательской программы в код хоста, который имитирует операцииЛинейный блок, хранение кода хоста каждого линейного блока в буфер кода узла дляЛинейный блок и добавлять сведения о времени в код в буфер кода узла навремя, которое потребуется для целевого процессора для выполнения пользовательской программы. Срокиинформация включает в себя инструкции времени целевого процессора. Добавление времениинформация включает Вставка динамических крючки в соответствующий узел код, которыйво время выполнения вызова динамических механизмов, которые могут повлиять на сроки и что неопределить впереди выполнения таких, что, хотя симулятор процессор выполняетпроанализированы версия пользовательской программы, симулятор процессора накапливает моделированиевремя, по данным моделирования сроки, накопленную моделирование учета временидля целевого процессора инструкции времени как если пользовательская программа нацелевого процессора.

Результаты (русский) 2:

Сущность
Один из аспектов настоящего изобретения является способ и система для быстрого моделирования Для успешного запуска на
хост - компьютерную систему электронную систему , которая включает в себя как цифровые цепи и один
или несколько целевых процессоров каждый выполняет программу пользователя с указанием целевого процессора ,
включая кэш или MMU или и то и другое. Одной из особенностей изобретения является создание
модели процессора для каждого целевого процессора , который работает быстро - возможно , даже быстрее ,
чем скорость целевого процессора - и все же принимает в инструкции счет синхронизации и кэш
эффектов , когда кэш включается и эффектов MMU , когда MMU Включено. В качестве
дополнительной функции, модель процессора также учитывает эффекты счет трубопровода , таких
как опасности трубопровода для целевых процессоров , которые имеют трубопровод.
Еще одной особенностью изобретения является создание такой модели процессора , который является изменяемым пользователем , чтобы включать в себя
больше или меньше деталей. Другой особенностью настоящего изобретения является обеспечение такого процессора
модель , которая может быть включена в систему дизайн , который имитирует электронную схему ,
которая включает целевой процессор и цифровые схемы.
Описанное здесь система проектирования совместного моделирования для имитации на процессоре хост -
электронную систему , которая включает в себя целевую цифровую схему и целевой процессор с
сопроводительной программой пользователя. Система включает в себя процессор тренажер для имитации
выполнения программы пользователя посредством выполнения программного обеспечения хоста , который включает в себя проанализированных
версию программы пользователя.
Система включает в себя аппаратный тренажер для имитации схему цифровой цель и механизм интерфейса , которая соединяет аппаратный
симулятор с процессором тренажера в том числе управления связью между
процессором тренажера и аппаратного тренажера.
Пользовательская программа представлена в виде двоичного кода. Определение анализируемый версию
пользовательской программы включает в себя разлагающихся пользовательскую программу в линейных блоков, переводя
каждый линейный блок программы пользователя в код хоста , который имитирует операции
линейного блока, сохраняя хозяина кода каждого линейного блока в буфер кода хоста для
линейного блока,
и добавление информации синхронизации в коде в коде хост буфера на то время, которое потребуется для целевого процессора для выполнения программы пользователя. Синхронизации
информация включает опережения команд процессора. Добавление синхронизации
информации включает в себя вставляя динамические крюков в соответствующий код хоста , который
во время выполнения вызова динамических механизмов , которые могут повлиять выбор времени и которые не могут
быть определены заранее выполнения таким образом, что в то время как процессор имитатор выполняет
анализируемый версию программы пользователя, процессор имитатора аккумулирует моделирования
времени в соответствии с временем моделирования кадра,