Each of the FPGAs remaining I/O pin

Each of the FPGAs remaining I/O pins has an associated JTAG register (a flip-flop), where these registers are daisy-chained together

Результаты (русский) 1:

Каждый из ПЛИС, остающихся входов / выходов имеет связанный регистр JTAG (триггера), где эти регистры Дэйзи приковано вместе

Результаты (русский) 2:

Каждый из оставшихся ПЛИС булавки ввода / вывода имеет связанный JTAG регистр (флип-флоп), где эти регистры гирляндное вместе

Результаты (русский) 3:

каждый из fpgas оставшихся I / O Pins имеет, связанных jtag реестра (а шлепанец), где эти реестры дейзи скованы вместе