The first implementation of the AVR

The first implementation of the AVR32A architecture is called AVR32UC. This implementation
targets low- and medium-performance applications, and provides an optional, advanced OCD
system, no data or instruction caches, and an optional Memory Protection Unit (MPU). Java
acceleration is not implemented.
AVR32UC provides three memory interfaces, one High Speed Bus (HSB) master for instruction
fetch, one HSB bus master for data access, and one HSB slave interface allowing other bus
masters to access data RAMs internal to the CPU. Keeping data RAMs internal to the CPU
allows fast access to the RAMs, reduces latency and guarantees deterministic timing. Also,
power consumption is reduced by not needing a full HSB bus access for memory accesses. A
dedicated data RAM interface is provided for communicating with the internal data RAMs.
If an optional MPU is present, all memory accesses are checked for privilege violations. If an
access is attempted to an illegal memory address, the access is aborted and an exception is
taken.
The following figure displays the contents of AVR32UC:

Результаты (русский) 3:

Первой AVR32A архитектура называется AVR32UC. Этой цели $низкого и среднего производительность приложений, и предоставляет дополнительный, advanced Обсессивно-компульсивное расстройство
системы, никаких данных или инструкции кэш-память, и дополнительная защита памяти блока (ГМП). Java-
ускорение не осуществляется.
AVR32UC обеспечивает три памяти интерфейсы, один большой скорости шины (HSB) master для обучения
fetch,Один из HSB bus master для обеспечения доступа к данным, и один HSB подчиненный интерфейс, позволяющий другие шины
хозяев, чтобы получить доступ к данным цилиндры внутри процессора. По поддержанию мира цилиндры данных внутреннего процессора
обеспечивает быстрый доступ к цилиндрах, сокращает задержки и гарантии детерминистское привода ГРМ. Также,
снижается потребление электроэнергии, не требуется полное HSB доступ к шине для доступа к памяти. A
выделенной памяти данных предоставляется интерфейс для связи с внутренние данные цилиндры.
если дополнительный микропроцессорное устройство, все доступ к памяти проверяются на привилегии. Если
доступ попытки незаконной адрес памяти, доступ к прерывается, и за исключением
.
следующий рисунок отображает содержимое AVR32UC.