1) 1 n microelectronics, the steady

1) 1 n microelectronics, the steady reduction of 1 С feature sizes 1 ,
accompanied Ьу high cuпent densities and increasing den1ands of electrical
performance, has focused the attention oftechnologists on newer
materials which exhibit 2 characteristics such as low contact resistance,
reduced vulnerdbility 3 to electron1igration, and processibility 4
at low temperatures.
Ovcr the years, the device size has been reduced tremendously.
Improven1ents availaЬie 5 in materials technology have allowed integration
of n1ore and n1orc devices on the same chip resulting in increased
area. According to t he theory of scaling, the smaller dimensions
of а M O S transistor should enhance 6 its speed . This should
proportionally increase the circuit speed. lndeed, for smaller circuits
it does happen. However, for large circuits, t he time delays 7 associated
with the i nterconnections can play а significant 8 role in determining 9
the performance of the ci rcuit.
As the minimun1 feature size is n1ade smaller, the area of cross
section of t he interconnection also reduces. At the same time а h igher
integration level 10 allows the chip area to i ncrease, causing the lengths
of the interconnections to increase. The net 1 1 effect of this "scaling of
interconnections" is reflected into an appreciaЬie 12 RC time delay. For
а very large chip with extremely small geometries, the tin1e delay associated
with interconnections could become an appreciaЬle portion of
the total time delay, and hence t he circuit performance could no longer
Ье decided Ьу device performance.
Thus, as the c hip a rea is increased and other device-related 13
dimensions are decre ased the i ntercon nection time delay becomes
significant compared to the device tin1e del ay and dominates the chip
Performance. These are dominant factors limiting device performance.

Результаты (русский) 3:

1) 1 N микроэлектроники, неуклонное сокращение 1с особенность размеров 1вместе с Ьу высокой плотности и т.п den1ands тс лор - увеличение электрическихпоказатели, сосредоточил внимание на новые oftechnologistsматериалы, которые имеют 2 таких характеристик, как с низким контактом сопротивлениясокращение vulnerdbility 3 - electron1igration, и processibility 4при низких температурах.ovcr лет, размер устройства был сокращен огромный.improven1ents availa Ь IE 5 материалов, технологий позволили интеграциииз n1ore и n1orc устройств на же чип, что привело к увеличениюрайон.согласно теории расширения не он, меньшие размерыа м - S транзистор из должны повысить 6 его скорость.это должнопропорционально увеличению округа скорости.конечно, для небольших сетейэто случится.однако для крупных сетей, не время задержки 7 ассоциированныхс меня nterconnections может играть роль в определении, а значительные 8 9работы ci rcuit.как minimun1 функция размер n1ade меньше, площадь крестасекция не объединения также снижает.в то же время, а ч igherинтеграция на уровне 10 позволяет чип район, я ncrease, в результате чего длиныиз объединения увеличится.чистый 1 1 последствия этого "масштабированиеобъединение "отражено в apprecia Ь IE 12 RC срок.дляа очень большой чип с крайне малым геометрии, tin1e задержек, связанныхс объединения могут стать apprecia Ь le частьобщее время задержки, и, следовательно, не может не цепи работыЬе решил Ьу устройство в исполнении.таким образом, как с хип а аэс увеличивается и другие устройства, связанной с 13размеры decre ased я ntercon nection задержка становитсязначительным по сравнению с устройством tin1e - дель - эйе и доминирует на чиппоказатели.они являются доминирующими факторами ограничения скорости работы.