The OpenRISC 1000 architecture incl

The OpenRISC 1000 architecture includes the following principal features:
A completely free and open architecture.
A linear, 32-bit or 64-bit logical address space with implementation-specific physical address space.
Simple and uniform-length instruction formats featuring different instruction set extensions:
OpenRISC Basic Instruction Set (ORBIS32/64) with 32-bit wide instructions aligned on 32-bit boundaries in memory and operating on 32- and 64-bit data
OpenRISC Vector/DSP eXtension (ORVDX64) with 32-bit wide instructions aligned on 32-bit boundaries in memory and operating on 8-, 16-, 32- and 64-bit data
OpenRISC Floating-Point eXtension (ORFPX32/64) with 32-bit wide instructions aligned on 32-bit boundaries in memory and operating on 32- and 64-bit data
Two simple memory addressing modes, whereby memory address is calculated by:
addition of a register operand and a signed 16-bit immediate value
addition of a register operand and a signed 16-bit immediate value followed by update of the register operand with the calculated effective address
Two register operands (or one register and a constant) for most instructions who then place the result in a third register
Shadowed or single 32-entry or narrow 16-entry general purpose register file
Optional branch delay slot for keeping the pipeline as full as possible
Support for separate instruction and data caches/MMUs (Harvard architecture) or for unified instruction and data caches/MMUs (Stanford architecture)
A flexible architecture definition that allows certain functions to be performed either in hardware or with the assistance of implementation-specific software
Number of different, separated exceptions simplifying exception model
Fast context switch support in register set, caches, and MMUs
www.

Результаты (русский) 1:

Архитектура OpenRISC 1000 включает в себя следующие основные функции: Полностью бесплатная и открытая архитектура. Линейная, 32-разрядная или 64-разрядной логического адресного пространства с реализацией физическое адресное пространство. Простой и форма длина инструкции форматов, показывая различные инструкция набор расширений: OpenRISC основной набор инструкций (ORBIS32/64) с 32-разрядной широкий инструкции по краю на 32-разрядных границ в памяти и работает на 32 - и 64-разрядных данных Расширение OpenRISC вектор/DSP (ORVDX64) с 32-разрядной широкий инструкции по краю на 32-разрядных границ в памяти и работает на 8-, 16-, 32 - и 64-разрядных данных OpenRISC с плавающей точкой расширения (ORFPX32/64) с 32-разрядной широкий инструкции по краю на 32-разрядных границ в памяти и работает на 32 - и 64-разрядных данных Два простых памяти методы адресации, whereby адрес памяти вычисляется путем: Добавление регистр операнд и подписанный непосредственное значение 16-разрядного Добавление регистр операнд и 16-разрядных немедленной значения со знаком следуют обновление регистра операнда с расчетный адрес Два регистра операндов (или один регистр и константа) для большинства инструкций кто то место результат в третий регистр Затененный или одной 32-запись или узкие записи 16 общего назначения зарегистрировать файл Дополнительный филиал задержки слот для поддержания как можно более полные трубопровода Поддержка для отдельных инструкций и данных кэширует/MMU (Гарвардская архитектура) или единой инструкции и данных кэши/MMU (Stanford архитектура) Гибкая архитектура определение, которое позволяет определенные функции в оборудовании или с помощью реализации программного обеспечения Количество различных, разделенных исключений, упрощения модель исключений Поддержка переключения быстро контекста в набор регистров, кэшей и MMUwww.

Результаты (русский) 2:

Архитектура OpenRISC 1000 включает в себя следующие основные
функции:. А полностью свободной и открытой
архитектуры. Линейный, 32-битные или 64-бит логического адресного пространства с реализацией конкретных физического адресного пространства
Простые и равномерное длины форматов команд с участием отличается наборы инструкций :
OpenRISC Базовый набор команд (ORBIS32 / 64) с 32-битных инструкций выровненных на 32-битных границ в памяти и работает на 32- и 64-разрядных данных
OpenRISC вектор / DSP расширение (ORVDX64) с 32-битные инструкции широкие выровнены по 32-битные границы в памяти и работает на 8, 16, 32-и 64-битной данных
OpenRISC плавающей точкой расширения (ORFPX32 / 64) с 32-битных инструкций выровненных на 32-битных границ в памяти и работает на 32 - и 64-битные данные
два простых режимах адресации памяти, в результате чего адрес памяти вычисляется по формуле:
добавление регистра операнда и 16-разрядного непосредственное значение
того регистра операнда и 16-разрядного непосредственного значения с последующим обновлением из Зарегистрируйтесь операнд расчетных эффективных адрес
двух регистров операндов (или одного регистра и константы) для большинства команд, которые затем поместить результат в третий регистр
затененных или одного 32-входа или узкая 16-запись общего назначения файла регистров
слота Дополнительный задержки филиал для сохраняя трубопровод как можно более полные
поддержки для отдельных команд и данных тайников / Блоки управления памятью (Гарвардский архитектура) или для унифицированных кэши команд и данных / Блоки управления памятью (Стэнфордский архитектура)
Гибкая определение архитектуры, который позволяет определенные функции, которые будут выполняться либо в оборудовании или с помощь реализации конкретных программных
количество различных, разделенных исключениями упрощающих модели исключение
быстрого контекстного переключения поддержку в регистре набора, тайников и Блоки управления памятью
WWW.

Результаты (русский) 3:

в openrisc 1000 архитектура включает в себя следующие основные элементы:
совершенно свободной и открытой архитектуры.
линейное, 32 или 64 - битных логично адресного пространства с осуществлением конкретных физический адрес пространства.
простой и одинаковую длину инструкции форматов с различными набор команд расширениями:
openrisc базового обучения (orbis32 / 64) с 32 - разрядной широкого инструкции в соответствии с 32 - разрядной границ в памяти и работающие на 32 - и 64 - битных данные
openrisc вектор / DSP продление (orvdx64) с 32 - разрядной широкого инструкции в соответствии с 32 - разрядной границ в памяти и работающие на 8 - 16 - 32 - и 64 - битных данных.openrisc с плавающей точкой распространения (orfpx32 / 64) с 32 - разрядной широкого инструкции в соответствии с 32 - разрядной границ в памяти и работающие на 32 - и 64 - битных данные
две простые решения виды памяти, в которой адрес рассчитывается путем:
, кроме того, реестр операнд и подписал 16 бит непосредственной стоимости.создание регистра операнд и подпись 16 бит непосредственной стоимости после обновления регистра операнд с расчетных эффективные решения: два регистра) (или один реестр и постоянной) в большинстве инструкций, которые затем место результат в третьей регистра
тень или единого 32 въезд или узких 16 въезд общей цели регистра файл.слот для учета задержки факультативного филиала "как можно более полными
поддержка раздельного обучения и данные тайников / mmus (гарвардская архитектура) или единой инструкции и данные тайников / mmus (Stanford архитектуры)
гибкой архитектуры определение, которое допускает определенные функции либо в аппаратных средств или с помощью осуществления специального программного обеспечения.ряд различных, отдельно исключения упрощения модель исключений
быстро переключение контекста поддержки в регистр, тайники, и mmus
www.