In microelectronics, the steady red

In microelectronics, the steady reduction of IC feature1 sizes, accompanied by high
current densities and increasing demands on electrical performance, has focused the attention of technologists on newer materials which exhibit2 characteristics such as low contact resistance, reduced vulnerability3 to electromigration, and processibiliry4 at low temperatures.
Over the years, the device size has been reduced tremendously. Improvements available5 in materials technology have allowed integration of more and more devices on the same chip,
resulting in increased area. According to the theory of scaling, the smaller dimensions of a MOS transistor should enhance6 its speed. As afirst-orderapproximation, therefore, this should
proportionally increase the circuit speed. Indeed, for smaller circuits it does happen. However, for large circuits, the time delays7 associated with the interconnections can play a significant8 role in determining9 the performance of the circuit.
As the minimum feature size is made smaller, the area of cross section of the interconnection also reduces. At the same time a higher integration level10 allows the chip area to increase, causing the lengths of the interconnections to increase. The net11 effect of this "scaling of interconnections" is reflected into an appreciable12 RC time delay. For a very large chip with extremely small geometries, the time delay associated with interconnections could become an appreciable portion of the total time delay, and hence the circuit performance could no longer be
decided by device performance.
Thus, as the chip area is increased and other device-related13 dimensions are decreased the interconnection time delay becomes significant compared to the device time delay and
dominates the chip performance. These are dominant factors limiting device performance. Performance is the obvious goal of VLSI; reliability is a more subtle one. Therefore,

Результаты (русский) 2:

В микроэлектронике, устойчивый уменьшение размеров IC feature1, сопровождается высокой
плотности тока и возрастающими требованиями на электрические характеристики, была сосредоточена внимание технологов на новых материалов, которые exhibit2 такие характеристики, как низкое контактное сопротивление, снижение vulnerability3 к электромиграции и processibiliry4 при низких температура.
На протяжении многих лет, размер устройства был уменьшен чрезвычайно. Улучшения в технологии available5 материалов позволили интеграции все больше и больше устройств на одной микросхеме,
что приводит к увеличению площади. Согласно теории масштабирования, меньшие размеры МОП-транзистора должен enhance6 его скорость. Как afirst-orderapproximation, поэтому, это должно
пропорционально увеличивать скорость цепи. В самом деле, для небольших схем это произойдет. Тем не менее, для больших схем, время delays7 связаны с межсоединений может играть роль в significant8 determining9 выполнении схемы.
Как минимальный размер становится меньше, площадь поперечного сечения соединения также уменьшает. В то же время на повышение степени интеграции Level10 позволяет площадь кристалла, чтобы увеличить, в результате чего длины межсоединений для увеличения. Net11 эффект этого "масштабирования" взаимосвязей отражается в appreciable12 RC задержки. Для очень больших чипа с чрезвычайно малой геометрии, время задержки, связанные с межсоединений может стать существенная часть общего времени задержки, и, следовательно, производительность цепи больше не могла быть
решено путем выполнения устройства.
Таким образом, площадь чипа увеличивается, и другие размеры устройства related13 уменьшаются время межсоединений задержка становится значительным по сравнению с задержкой времени устройства и
доминирует производительность чипа. Они являются доминирующими факторами, ограничивающими производительность устройства. Производительность является очевидной целью СБИС; Надежность является более тонким одним. Следовательно,

Результаты (русский) 3:

в микроэлектронике, неуклонное сокращение масштабов ик feature1 размеров, сопровождается высокими
нынешней плотности и повышение спроса на электрических характеристик, сосредоточил внимание на новых материалов, которые exhibit2 технических характеристик, таких, как низкий уровень контактов сопротивления, сокращение vulnerability3 для электромиграция, и processibiliry4 при низких температурах.
на протяжении многих летустройство размером был сокращен огромный.улучшение available5 в материалы технологии позволили интеграции все больше и больше устройств на же чип,
привело к увеличению площади.согласно теории расширения, меньшие размеры такого Mos транзистор должны enhance6 его скорость.как afirst orderapproximation, поэтому это должно
возрастать пропорционально цепь скорости.действительно, для небольших сетей, это случится.однако для крупных сетей, время delays7, связанных с объединение может сыграть роль в significant8 determining9 работы цепи.
как минимальный размер особенность становится меньше, площадь поперечного сечения объединения также снижает.в то же время большей интеграции level10 позволяет чип области увеличить,в результате их взаимосвязь, возрастет.в net11 последствия этого "расширение взаимосвязи" отражено в appreciable12 RC срок.для очень большого чип с крайне малым геометрии, задержки, связанные с объединения может стать существенной доли от общего времени задержки, и, следовательно, схема работы уже нельзя.решение устройство работы.
таким образом, как чип области увеличивается и других device-related13 размеры снижается взаимосвязь задержка становится значительным по сравнению с устройством, время задержки и
доминирует чип производительности.они являются доминирующими факторами ограничения скорости работы.это очевидные цели компании; надежность является более тонким.таким образом,