Designers developing ASIC circuitry

Designers developing ASIC circuitry destined for the 130 nm process found difficult problems with signal integrity and timing closure that almost always necessitated design re-spins.

Результаты (русский) 1:

Дизайнеры развивающихся ASIC схем, предназначенных для 130 Нм процессу обнаружили сложные проблемы с целостности сигнала и сроков закрытия, что почти всегда требует дизайн повторно прокруток.

Результаты (русский) 2:

Дизайнеры развивающиеся ASIC схему, предназначенную для процесса 130 нм нашли сложные проблемы с целостностью сигнала и закрытия измерения, почти всегда необходимость дизайн-Re спинов.

Результаты (русский) 3:

дизайнеры развивающихся ASIC схемы, предназначенные для 130 нм выяснилось, сложные проблемы с сигналом целостности и сроки закрытия почти всегда требуют разработки повторной игры.