Designers developing ASIC circuitry

Designers developing ASIC circuitry destined for the 130 nm process found difficult problems with signal integrity and timing closure that almost always necessitated design re-spins.

Результаты (русский) 1:

Дизайнеры, разработка ASIC схем, предназначенных для 130 Нм процесса сложные проблемы целостности сигнала и времени закрытия, почти всегда требует дизайн повторно спины.

Результаты (русский) 2:

Проектировщики развивающиеся схемы ASIC, предназначенного для процесса 130 нм обнаружил сложные проблемы с целостностью сигнала и закрытия синхронизации, которая почти всегда требовало дизайна повторных спинов.

Результаты (русский) 3:

дизайнеры развивающихся ASIC схемы, предназначенные для 130 нм выяснилось, сложные проблемы с сигналом целостности и сроки закрытия почти всегда требуют разработки повторной игры.