In microelectronics, the steady red

In microelectronics, the steady reduction of IC feature sizes, accompanied by high
current densities and increasing demands on electrical performance, has focused the attention of technologists on newer materials which exhibit characteristics such as low contact resistance, reduced vulnerability to electromigration, and processibiliry at low temperatures.
Over the years, the device size has been reduced tremendously. Improvements available in materials technology have allowed integration of more and more devices on the same chip,
resulting in increased area. According to the theory of scaling, the smaller dimensions of a MOS transistor should enhance its speed. Indeed, for smaller circuits it does happen. However, for large circuits, the time delays associated with the interconnections can play a significant role in determining the performance of the circuit.
As the minimum feature size is made smaller, the area of cross section of the interconnection also reduces. At the same time a higher integration level allows the chip area to increase, causing the lengths of the interconnections to increase. The net effect of this "scaling of interconnections" is reflected into an appreciable RC time delay. For a very large chip with extremely small geometries, the time delay associated with interconnections could become an appreciable portion of the total time delay, and hence the circuit performance could no longer be
decided by device performance.
Thus, as the chip area is increased and other device-related dimensions are decreased the interconnection time delay becomes significant compared to the device time delay and
dominates the chip performance. These are dominant factors limiting device performance.

Результаты (русский) 1:

В микроэлектронике, неуклонное сокращение размеров компонентов IC, сопровождается высокойплотностях тока и возрастающий спрос на электрические характеристики, сосредоточила внимание технологов на новых материалах, которые exhibit характеристики, такие как низкое сопротивление контакта, уменьшение уязвимости к Электромиграция и processibiliry при низких температурах.За годы значительно уменьшен размер устройства. Улучшения в технологии материалов позволили интеграции все больше и больше устройств на одной микросхемев результате в большей области. Согласно теории масштабирования меньшие размеры МОП-транзистора должен повысить свою скорость. Действительно для небольших цепей это произойдет. Однако для больших цепей, время задержки, связанные с межсоединений могут играть важную роль в определении производительности схемы.Как размер минимального компонента меньше, также уменьшает площадь поперечного сечения взаимосвязи. В то же время более высокий уровень интеграции позволяет область чипа для увеличения, вызывая длины межсоединений для увеличения. Чистый эффект этого «масштабирование межсоединений» отражается в ощутимый RC время задержки. Для очень большой чип с очень небольшой геометрией время задержки, связанные с межсоединений может стать заметно часть общего времени задержки, и следовательно производительность цепи не может бытьрешение по производительности устройства.Таким образом, как увеличена площадь чипа и другие связанные с устройством измерения уменьшаются соединения времени задержки становится значительным по сравнению с устройства время задержки идоминирует производительность чипа. Они являются доминирующим факторы, ограничивающие производительность устройства.

Результаты (русский) 2:

В микроэлектронике, устойчивое сокращение IC художественных размеров, сопровождающихся высокой
плотности тока и возрастающие требования к электрической производительности, сосредоточил внимание технологов на новых материалах , которые демонстрируют такие характеристики, как низкое контактное сопротивление, снижение уязвимости к электромиграции и processibiliry при низких температура.
На протяжении многих лет, размер устройства был уменьшен чрезвычайно. Усовершенствования , доступные в области технологии материалов позволили интегрировать все больше и больше устройств на том же чипе, что
приводит к увеличению площади. Согласно теории масштабирования, меньшие размеры МОП - транзистора должно повысить его скорость. Действительно, для небольших систем это произойдет. Тем не менее, для больших схем, Задержки по времени, связанные с межсоединений может играть существенную роль в определении характеристик схемы.
По мере того как минимальный размер становится меньше, площадь поперечного сечения соединения также снижается. В то же время более высокий уровень интеграции позволяет площадь кристалла увеличиваться, в результате чего длины межсоединений для увеличения. Чистый эффект этого "масштабирование межсоединений" находит свое отражение в заметной временной задержки RC. Для очень большой чип с чрезвычайно малой геометрии, то временная задержка , связанная с межсоединений может стать заметной частью общего времени задержки, и , следовательно , производительность цепи больше не может быть
решено производительность устройства.
Таким образом,
а площадь кристалла увеличивается и другие размеры устройства , связанные с уменьшается задержка времени соединение становится значительным по сравнению с задержкой по времени устройства и доминирует производительность чипа. Они являются доминирующими факторами , ограничивающими производительность устройства.

Результаты (русский) 3:

в микроэлектронике, неуклонное сокращение масштабов ик "размеров, сопровождается высокимив настоящее время плотности населения и повышение спроса на электрических характеристик, сосредоточил внимание на новых материалов, которые имеют технических характеристик, таких, как низкий уровень контактов сопротивления, уменьшение степени уязвимости перед электромиграция, и processibiliry при низких температурах.в течение года размер устройства был сокращен огромный.улучшения в материалы, технологии позволили интеграции все больше и больше устройств на же чип,в результате расширения области.согласно теории расширения, меньшие размеры такого Mos транзистор следует укрепить свою скорость.действительно, для небольших сетей, это случится.однако для крупных сетей, время задержки, связанные с объединение может сыграть важную роль в определении характеристик цепи.в качестве минимальной чертой стало меньше по размеру, площадь поперечного сечения объединения также снижает.в то же время большей интеграции позволяет увеличить чип районе, в результате чего протяженностью объединения увеличится.эффект от этой "расширение взаимосвязи" отражено в значительных RC срок.для очень большого чип с крайне малым геометрии, задержки, связанные с объединения может стать существенной доли от общего времени задержки, и, следовательно, схема работы больше не может бытьрешение об исполнении устройства.таким образом, как чип области увеличивается и другие устройства аспектам снижается взаимосвязь задержка становится значительным по сравнению с устройством временной задержки идоминирует на чип производительности.они являются доминирующими факторами ограничения скорости работы.