In microelectronics, the steady red

In microelectronics, the steady reduction of IС feature sizes , accompanied bу high cuпent densities and increasing demands of electrical performance, has focused the attention of technologists on newer materials which exhibit characteristics such as low contact resistance, reduced vulnerdbility to electromigration, and processibility at low temperatures. Over the years, the device size has been reduced tremendously. Improvements available in materials technology have allowed integration of more and more devices on the same chip resulting in increased area. According to the theory of scaling, the smaller dimensions of а MOS transistor should enhance its speed. This should proportionally increase the circuit speed. lndeed, for smaller circuits it does happen. However, for large circuits, the time delays associated with the interconnections can play а significant role in determining the performance of the circuit. As the minimum feature size is made smaller, the area of cross section ofthe interconnection also reduces. At the same time а higher integration level allows the chip area to increase, causing the lengths ofthe interconnections to increase. The net effect of this "scaling of interconnections" is reflected into an appreciable RC time delay. For а very large chip with extremely small geometries, the time delay associated with interconnections could become an appreciable portion of the total time delay, and hence the circuit performance could no longer bе decided bу device performance. Thus, as the chip area is increased and other device-related dimensions are decreased the interconnection time delay becomes significant compared to the device time delay and dominates the chip Performance. These are dominant factors limiting device performance.

Результаты (русский) 1:

В микроэлектронике, неуклонное сокращение IС особенность размеров, сопровождаемом Александра cuпent высокой плотности и растущие требования электрических характеристик, сосредоточила внимание технологов на новых материалах, которые exhibit характеристики, такие как низкое сопротивление контакта, снижение vulnerdbility Электромиграция и технологичность при низких температурах. За годы значительно уменьшен размер устройства. Улучшения в технологии материалов позволили интеграции все больше и больше устройств на одной микросхеме, что приводит к увеличению площади. Согласно теории масштабирования меньшие размеры транзистор MOS а должно повысить его скорость. Это следует пропорционально увеличить скорость цепи. lndeed, для небольших цепей, что это произойдет. Однако для больших цепей, время задержки, связанные с межсоединений могут играть а важную роль в определении производительности схемы. Как размер минимального компонента меньше, также уменьшает площадь поперечного сечения взаимосвязи. Уровень же интеграции выше, а время позволяет область чипа для увеличения, вызывая длины межсоединений для увеличения. Чистый эффект этого «масштабирование межсоединений» отражается в ощутимый RC время задержки. Для а очень большой чип с очень небольшой геометрией, время задержки, связанные с межсоединений может стать заметно часть общего времени задержки, и следовательно производительность цепи не могли быть решил производительность устройства Web-сайта. Таким образом как увеличена площадь чипа и другие связанные с устройством измерения уменьшаются соединения время задержки становится значительным по сравнению с устройства время задержки и доминирует чип производительности. Они являются доминирующим факторы, ограничивающие производительность устройства.

Результаты (русский) 2:

В микроэлектронике, устойчивое снижение ИМС художественных размеров, сопровождается web-сайта высокой плотности cuпent и возрастающие требования электрических характеристик, было сосредоточено внимание технологов на новые материалы, которые демонстрируют такие характеристики, как низкое контактное сопротивление, снижение vulnerdbility к электромиграции и технологичности при низких температура. На протяжении многих лет, размер устройства был уменьшен чрезвычайно. Улучшения, доступные в области технологии материалов позволили интегрировать все больше и больше устройств на том же чипе, что приводит к увеличению площади. Согласно теории масштабирования, меньшие габариты а МОП-транзистор должен повысить его скорость. Это должно пропорционально увеличивать скорость цепи. lndeed, для небольших схем это произойдет. Однако при больших схем, задержки времени, связанные с межсоединений могут играть а значительную роль в определении характеристик схемы. По мере того как минимальный размер сделан меньше, площадь поперечного сечения OFTHE соединения также уменьшает. В то же время, а более высокий уровень интеграции позволяет площадь кристалла увеличить, вызывая длины OFTHE взаимосвязями увеличиваться. Чистый эффект этого "масштабирование межсоединений" находит свое отражение в заметной временной задержки RC. Для а очень большой чип с чрезвычайно малой геометрии, то временная задержка, связанная с межсоединений может стать заметной частью общего времени задержки, и, следовательно, производительность цепи уже не мог Бе решил производительность web-сайта устройства. Таким образом, поскольку площадь кристалла повышается и другие размеры устройства, связанные с уменьшается время межсоединений задержки становится значительным по сравнению с задержкой по времени устройства и доминирует производительность чипа. Они являются доминирующими факторами, ограничивающими производительность устройства.

Результаты (русский) 3:

в микроэлектронике, последовательное снижение я с особенностью размеров, сопровождал B в высокой плотности и т.п лор - Cu растущие требования электрических характеристик, сосредоточил внимание на новых материалов, которые имеют технических характеристик, таких, как низкий уровень контактов сопротивления, сокращение vulnerdbility для электромиграция, и processibility при низких температурах.в течение года размер устройства был сокращен огромный.улучшения в материалы, технологии позволили интеграции все больше и больше устройств на же чип, что привело к увеличению площади.согласно теории расширения, небольшие размеры а Mos транзистор следует укрепить свою скорость.это должно пропорционально увеличению округа скорости.конечно, для небольших сетей, это случится.однако для крупных сетей, время задержки, связанные с объединения могут играть, а важную роль в определении характеристик цепи.в качестве минимальной чертой стало меньше по размеру, площадь поперечного сечения из объединения также снижает.в то же время, а выше интеграции позволяет чип области для увеличения длины ", в результате объединения увеличится.эффект от этой "расширение взаимосвязи" отражено в значительных RC срок.за одну очень большой чип с крайне малым геометрии, задержки, связанные с объединения может стать существенной доли от общего времени задержки, и, следовательно, трасса в исполнении можно не б е решил B в устройство.таким образом, как чип области увеличивается и другие устройства аспектам снижается взаимосвязь задержка становится значительным по сравнению с устройством, время задержки и доминирует в чип производительности.они являются доминирующими факторами ограничения скорости работы.