In microelectronics, the steady red

In microelectronics, the steady reduction of IC feature sizes, accompanied by high
current densities and increasing demands on electrical performance, has focused the attention of technologists on newer materials which exhibit characteristics such as low contact resistance, reduced vulnerability to electromigration, and processibiliry at low temperatures.
Over the years, the device size has been reduced tremendously. Improvements available in materials technology have allowed integration of more and more devices on the same chip,
resulting in increased area. According to the theory of scaling, the smaller dimensions of a MOS transistor should enhance its speed. Indeed, for smaller circuits it does happen. However, for large circuits, the time delays associated with the interconnections can play a significant role in determining the performance of the circuit.
As the minimum feature size is made smaller, the area of cross section of the interconnection also reduces. At the same time a higher integration level allows the chip area to increase, causing the lengths of the interconnections to increase. The net11 effect of this "scaling of interconnections" is reflected into an appreciable RC time delay. For a very large chip with extremely small geometries, the time delay associated with interconnections could become an appreciable portion of the total time delay, and hence the circuit performance could no longer be
decided by device performance.
Thus, as the chip area is increased and other device-related dimensions are decreased the interconnection time delay becomes significant compared to the device time delay and
dominates the chip performance. These are dominant factors limiting device performance. Performance is the obvious goal of VLSI; reliability is a more subtle one. Therefore,

Результаты (русский) 1:

В микроэлектронике, неуклонное сокращение размеров функция IC, сопровождается высокойплотностях тока и увеличения спроса на электрических характеристик, сосредоточила внимание технологов на новые материалы, которые exhibit такие характеристики, как низкое контактное сопротивление, уменьшение уязвимости Электромиграция и processibiliry при низких температурах.С годами значительно уменьшен размер устройства. Улучшения в технологии материалов позволили интеграции все больше и больше устройств на одной микросхемечто приводит к увеличению площади. Согласно теории масштабирования меньшие размеры МОП-транзистора должно повысить его скорость. Действительно для небольших цепей это случиться. Однако для больших цепей, время задержки, связанные с взаимосвязи могут играть значительную роль в определении производительности цепи.Как минимальным размером меньше, также уменьшает площадь поперечного сечения взаимосвязи. В то же время более высокий уровень интеграции позволяет области чип для увеличения, вызывая длины взаимосвязей для увеличения. Net11 эффект этой «масштабирование взаимосвязей» отражается в заметных RC задержки. Для очень большой чип с чрезвычайно малых геометрии время задержки, связанные с объединение может стать заметно часть общего времени задержки, и поэтому цепь производительности больше не может бытьрешение по производительности устройства.Таким образом, как увеличивается площадь чипа и другие связанные с устройством измерения уменьшаются взаимосвязь времени задержки становится значительным по сравнению с устройства время задержки идоминирует чип производительности. Они являются доминирующим факторам, ограничивающим производительность устройства. Производительность является очевидным Цель СБИС; надежность является более тонким. Таким образом,

Результаты (русский) 2:

В микроэлектронике, устойчивый сокращение IC размеров художественных, сопровождается высокой
плотности тока и возрастающими требованиями на электрические характеристики, была сосредоточена внимание технологов на новых материалов, которые обладают такими характеристиками, как низкое контактное сопротивление, снижение уязвимости к электромиграции и processibiliry при низких температура.
На протяжении многих лет, размер устройства был уменьшен чрезвычайно. Усовершенствования, доступные в технологии материалов позволили интеграции больше и больше устройств на одном чипе,
что приводит к увеличению площади. Согласно теории масштабирования, меньшие размеры МОП-транзистора должно повысить его скорость. В самом деле, для небольших схем это произойдет. Тем не менее, для больших схем, временные задержки, связанные с межсоединений может играть важную роль в определении характеристик схемы.
Как минимальный размер становится меньше, площадь поперечного сечения соединения также уменьшает. В то же время более высокий уровень интеграции позволяет площадь кристалла, чтобы увеличить, в результате чего длины межсоединений для увеличения. Net11 эффект этого "масштабирования" взаимосвязей отражается в заметном RC задержки. Для очень больших чипа с чрезвычайно малой геометрии, время задержки, связанные с межсоединений может стать существенная часть общего времени задержки, и, следовательно, производительность цепи больше не могла быть
решено путем выполнения устройства.
Таким образом, площадь чипа увеличивается, и другие размеры устройства, связанные с уменьшены время межсоединений задержка становится значительным по сравнению с задержкой времени устройства и
доминирует производительность чипа. Они являются доминирующими факторами, ограничивающими производительность устройства. Производительность является очевидной целью СБИС; Надежность является более тонким одним. Следовательно,

Результаты (русский) 3:

в микроэлектронике, неуклонное сокращение масштабов ик "размеров, сопровождается высокими
нынешней плотности и повышение спроса на электрических характеристик, сосредоточил внимание на новых материалов, которые имеют технических характеристик, таких, как низкий уровень контактов сопротивления, уменьшение степени уязвимости перед электромиграция, и processibiliry при низких температурах.
на протяжении многих летустройство размером был сокращен огромный.улучшения в материалы, технологии позволили интеграции все больше и больше устройств на же чип,
привело к увеличению площади.согласно теории расширения, меньшие размеры такого Mos транзистор следует укрепить свою скорость.действительно, для небольших сетей, это случится.однако для крупных сетей,время задержки, связанные с объединение может сыграть важную роль в определении характеристик цепи.
как минимальный размер особенность становится меньше, площадь поперечного сечения объединения также снижает.в то же время большей интеграции позволяет увеличить чип районе, в результате чего протяженностью объединения увеличится.