As the minimum feature size is made

As the minimum feature size is made smaller, the area of cross section of the interconnection also reduces. At the same time а higher integration level allows the chip area to increase, causing the lengths of the interconnections to increase. The net effect of this "scaling of interconnections" is reflected into an appreciabie RC time delay. For а very large chip with extremely small geometries, the time delay associated with interconnections could become an appreciable portion of the total time delay, and hence the circuit performance could no longer be decided by device performance.

Результаты (русский) 1:

Как размер минимального компонента меньше, также уменьшает площадь поперечного сечения взаимосвязи. Уровень же интеграции выше, а время позволяет область чипа для увеличения, вызывая длины межсоединений для увеличения. Чистый эффект этого «масштабирование межсоединений» отражается в appreciabie RC время задержки. А очень большой чип с очень небольшой геометрией время задержки, связанные с межсоединений может стать заметно часть общего времени задержки, и следовательно производительность цепи не может быть решен по производительности устройства.

Результаты (русский) 2:

По мере того как минимальный размер становится меньше, площадь поперечного сечения соединения также снижается. В то же время, а более высокий уровень интеграции позволяет площадь кристалла для увеличения, в результате чего длины межсоединений для увеличения. Чистый эффект этого "масштабирование межсоединений" находит свое отражение в appreciabie RC задержки по времени. Для а очень большой чип с чрезвычайно малой геометрии, то временная задержка, связанная с межсоединений может стать заметной частью общего времени задержки, и, следовательно, производительность цепи больше не может быть решен производительность устройства.

Результаты (русский) 3:

в качестве минимальной чертой стало меньше по размеру, площадь поперечного сечения объединения также снижает.в то же время, а выше интеграции позволяет увеличить чип районе, в результате чего протяженностью объединения увеличится.эффект от этой "расширение взаимосвязи" отражено в appreciabie RC срок.за одну очень большой чип с крайне малым геометрии, задержки, связанные с объединения может стать существенной доли от общего времени задержки, и, следовательно, схема работы больше не может решаться устройство в исполнении.